_ ? . @ # ~ $ 0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

Pipeline burst

Mode de gestion de la Mémoire cache par l’acheminement des données vers le processeur sur plusieurs voies, pour de meilleures performances.